

UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO
Facultad de Ingeniería

DISEÑO DIGITAL VLSI

Procesador Digital de Audio: Ecualizador de 3 Bandas en FPGA

Cuapantecatl Garduño Luis Eduardo
Resendiz Casas Axel A.
Santos Ovando Diego Ivan

Proyecto Final

2026

Tabla de Contenidos

1. Objetivo

Diseñar e implementar un sistema de procesamiento digital de audio en FPGA capaz de adquirir una señal de audio analógica, aplicar filtrado digital en tres bandas de frecuencia (graves, medios y agudos) con control independiente de ganancia, y reproducir la señal procesada en una bocina. El sistema constituye un ecualizador paramétrico de tres bandas completamente implementado en lógica programable.

2. Especificaciones del Sistema

2.1 Adquisición de Audio

- Uso de un ADC de audio (PCM1808 o equivalente) para capturar señales desde fuentes analógicas (Bluetooth, jack auxiliar, micrófono, etc.)
- Protocolo de comunicación: I2S (Inter-IC Sound)
- Señales de sincronización: BCK (Bit Clock), LRCK (Left/Right Clock)
- Reconstrucción de muestras mono/estéreo en paralelo

2.2 Procesamiento Digital

- Ecualizador de 3 bandas mediante filtros digitales (FIR recomendado)
- Control de ganancia independiente por banda:
 - Graves: 20 Hz – 300 Hz
 - Medios: 300 Hz – 4 kHz
 - Agudos: 4 kHz – 20 kHz

2.3 Salida de Audio

- DAC de audio PCM5102A o equivalente
- Alternativa: PWM con filtro RC o red resistiva R-2R
- Protocolo de salida: I2S Transmitter (BCK_OUT, DOUT)

2.4 Amplificación

- Integración con amplificador de audio (familia TPA o equivalente) para reproducción en bocina

2.5 Interfaz de Usuario

- Control de ganancia por banda mediante switches o botones en la tarjeta FPGA
- Cada banda cuenta con multiplicador de ganancia configurable (G_b, G_m, G_a)

3. Arquitectura del Sistema

3.1 Arquitectura General del Hardware

El sistema sigue un pipeline de procesamiento de señal digital con los siguientes bloques funcionales en cascada:

Fuentes Analógicas	Módulo de Captura (ADC I2S)	Dispositivo Central (FPGA)	DAC PCM5102A / PWM	Audio Filtrado (Bocina)
Bluetooth / Jack / Celular	ADC: PCM1808 Protocolo: I2S (BCK, LRCK, WS)	Procesamiento FIR Ecualizador 3 Bandas Control de Ganancia	Protocolo I2S (BCK_OUT, DOUT)	Amplificador TPA Reproducción

3.2 Arquitectura Interna de la FPGA (Procesamiento en Tiempo Real)

La lógica interna de la FPGA implementa el pipeline de ecualizador de la siguiente manera:

Módulo	Descripción
I2S Receiver	Captura datos seriales del ADC sincronizados con BCK_IN y LRCK_IN. Reconstruye muestras paralelas.
Buffer de Muestras	Almacena temporalmente las muestras digitales y las distribuye a los tres bloques de filtrado en paralelo.
Filtro FIR – Graves	Filtro paso-bajas digital (20 Hz – 300 Hz). Salida multiplicada por ganancia G_b controlada por switches.
Filtro FIR – Medios	Filtro paso-banda digital (300 Hz – 4 kHz). Salida multiplicada por ganancia G_m controlada por switches.
Filtro FIR – Agudos	Filtro paso-altas digital (4 kHz – 20 kHz). Salida multiplicada por ganancia G_a controlada por switches.
Mezclador / Sumador con Saturación	Suma las tres salidas de banda con saturación para prevenir desbordamiento aritmético. Genera la Muestra Mezclada.
I2S Transmitter	Serializa la muestra procesada y la envía al DAC mediante BCK_OUT y DOUT para reproducción.

4. Descripción de Módulos

4.1 Módulo I2S Receiver

El receptor I2S sincroniza la adquisición de datos con las señales de reloj externas. Acepta datos seriales del ADC PCM1808 en formato I2S estándar, reconstruyendo muestras de 24 bits en formato paralelo para procesamiento interno.

Puertos principales:

- Pin: BCK_IN — Bit Clock de entrada
- Pin: LRCK_IN — Left/Right Clock (Reloj L/R)
- Salida: Muestra Paralela (24 bits, alineada con LRCK)

4.2 Filtros FIR

Se implementan tres filtros FIR (Finite Impulse Response) en paralelo. Los filtros FIR son preferidos sobre IIR en esta aplicación por su fase lineal, estabilidad garantizada y facilidad de diseño para las bandas de frecuencia requeridas.

Características de diseño:

- Respuesta de fase lineal — sin distorsión de fase en la señal de audio
- Coeficientes calculados con ventana de Kaiser o Hamming
- Operaciones de multiplicación-acumulación (MAC) implementadas en DSP blocks de la FPGA
- Ganancia de banda ajustable via multiplicador configurable desde botones/switches

4.3 Módulo de Control de Ganancia

Interfaz con los switches y botones de la tarjeta FPGA para ajustar dinámicamente la ganancia de cada banda de ecualización. Cada banda tiene su propio multiplicador independiente.

Banda	Variable	Rango de Frecuencia	Control
Graves	G_b	20 Hz – 300 Hz	SW[1:0]
Medios	G_m	300 Hz – 4 kHz	SW[3:2]
Agudos	G_a	4 kHz – 20 kHz	SW[5:4]

4.4 Mezclador / Sumador con Saturación

Combina las salidas de los tres filtros multiplicadas por su respectiva ganancia en una única muestra de salida. Implementa lógica de saturación aritmética para prevenir desbordamiento (overflow/underflow) que causaría distorsión tipo clipping severa.

4.5 Módulo I2S Transmitter

Serializa la muestra mezclada en formato I2S para transmisión al DAC PCM5102A. Genera las señales BCK_OUT y DOUT sincronizadas para correcta reconstrucción analógica de la señal de audio procesada.

5. Señales de Interfaz

Señal	Pin FPGA	Dirección	Descripción
BCK_IN	Pin BCK_IN	Entrada	Bit Clock del ADC I2S Receiver
LRCK_IN	Pin LRCK_IN	Entrada	Left/Right Clock del ADC (Reloj L/R)
DATA_IN (Serial)	—	Entrada	Datos seriales del ADC PCM1808

Señal	Pin FPGA	Dirección	Descripción
Switches / Botones	SW[5:0]	Entrada	Control de ganancia por banda (G_b, G_m, G_a)
BCK_OUT	Pin BCK_OUT	Salida	Bit Clock al DAC I2S Transmitter
DOUT	Pin DOUT	Salida	Datos seriales de salida al DAC PCM5102A

6. Componentes de Hardware Recomendados

Componente	Modelo	Función
FPGA	DE10-Lite (Intel MAX 10)	Dispositivo central de procesamiento
ADC de Audio	PCM1808	Conversión analógico-digital I2S
DAC de Audio	PCM5102A	Conversión digital-analógica I2S
DAC (alternativa)	PWM + filtro RC / Red R-2R	DAC económico con recursos FPGA
Amplificador de Audio	Familia TPA (TPA3110, etc.)	Amplificación para reproducción en bocina

7. Flujo de Diseño e Implementación

El desarrollo del proyecto sigue el flujo estándar de diseño digital en FPGA:

1. Especificación y diseño arquitectural del sistema.
2. Diseño de coeficientes FIR con herramientas (MATLAB fdatool, Python scipy.signal).
3. Codificación RTL en Verilog / VHDL de cada módulo.
4. Simulación funcional con testbenches (ModelSim / Questa / Quartus Simulator).
5. Síntesis e implementación en Quartus Prime (Intel).
6. Asignación de pines mediante archivo de constraints (.qsf / Pin Planner).
7. Generación de bitstream y programación de la FPGA.
8. Pruebas de hardware con señal de audio real.

8. Estructura del Repositorio

Organización recomendada de archivos en el repositorio del proyecto:

Directorio / Archivo	Contenido
src/rtl/	Código RTL en Verilog/VHDL de todos los módulos
src/tb/	Testbenches de simulación para cada módulo
coeff/	Coefficientes FIR calculados (archivos .coe o .mif)

Directorio / Archivo	Contenido
constraints/	Archivos de constraints de pines (.qsf)
scripts/	Scripts Python para generación de coeficientes
doc/DocumentoTecnico	Documentación técnica y reporte del proyecto
Doc/Datasheets/	Datasheets de los componentes
README.md	Descripción general, instrucciones de uso

9. Conclusiones

El ecualizador de 3 bandas en FPGA representa una implementación completa de procesamiento digital de señales de audio en hardware programable. La arquitectura modular propuesta permite la verificación independiente de cada etapa del pipeline, facilitando depuración y mantenimiento. La elección de filtros FIR garantiza estabilidad incondicional y fase lineal, características críticas para aplicaciones de audio de calidad. La interfaz I2S estándar asegura compatibilidad con una amplia gama de ADCs y DACs de audio comerciales.

El sistema demuestra la capacidad de las FPGAs para implementar algoritmos DSP en tiempo real con latencia determinista, aplicable a productos de audio profesional y de consumo.

10. Referencias

- Texas Instruments. PCM1808: Single-Ended, Analog-Input 24-Bit, 96-kHz Stereo ADC. Datasheet.
- Texas Instruments. PCM5102A: 32-bit, 384kHz PCM Audio DAC with 32-bit I2S Interface. Datasheet.
- Proakis, J. G. & Manolakis, D. G. (2006). Digital Signal Processing: Principles, Algorithms and Applications. Pearson.
- Intel. Quartus Prime Pro Edition User Guide: Synthesis. UG-20132.
- IEEE Standard 1364-2001. IEEE Standard for Verilog Hardware Description Language.
- VHDL Language Reference Manual. IEEE Std 1076-2008.